高速微晶硅薄膜沉積功率利用效率的測量與優(yōu)化

2013-08-25 許盛之 南開大學(xué)光電子薄膜器件與技術(shù)研究所

  為了實(shí)現(xiàn)低成本微晶硅薄膜的高速沉積,需要盡可能的優(yōu)化工藝參數(shù),特別是提高功率利用效率對(duì)于降低生產(chǎn)成本,以及提高工藝穩(wěn)定性都具有重要的意義。文中對(duì)射頻等離子體增強(qiáng)化學(xué)氣相沉積系統(tǒng)的各部分功率消耗進(jìn)行了測量與分析,發(fā)現(xiàn)實(shí)際用于輝光放電的功率利用率僅為10%以下; 腔室的寄生電阻自身消耗功率占30%左右,且寄生電抗分布情況對(duì)匹配器的功率消耗影響較大。通過對(duì)系統(tǒng)硬件的改造,降低了寄生電抗的影響,顯著地提高了功率耦合效率,在高反應(yīng)氣壓條件下的功率利用率達(dá)到60%以上。

  為降低硅基薄膜太陽電池組件的成本,在生產(chǎn)中往往需要增大組件面積以提高產(chǎn)能,獲得規(guī)模效益。這對(duì)等離子體增強(qiáng)化學(xué)氣相沉積(PECVD) 設(shè)備提出了更高的要求,應(yīng)保證在整個(gè)組件面積上,薄膜的厚度以及性能滿足一定的均勻性指標(biāo)。與此同時(shí),為了提高生產(chǎn)效率,需要穩(wěn)定、高速的沉積薄膜,這就需要設(shè)備能夠提供足夠大的射頻功率,這一般需通過特殊的電極結(jié)構(gòu)設(shè)計(jì)以在滿足均勻性要求的同時(shí),亦能夠使得設(shè)備具有高的能量利用效率,降低因發(fā)熱導(dǎo)致的工藝不穩(wěn)定性的潛在風(fēng)險(xiǎn)。在射頻PECVD 系統(tǒng)中,常采用阻抗匹配網(wǎng)絡(luò)提高能量利用效率為,盡管如此,射頻電源輸出的功率中,被等離子體輝光放電消耗的功率10% ~ 50% ,其它大部分功率被匹配網(wǎng)絡(luò)以及系統(tǒng)的寄生電抗所消耗。相對(duì)于腔室結(jié)構(gòu)的復(fù)雜性,匹配網(wǎng)絡(luò)的設(shè)計(jì)比較成熟,可以改進(jìn)的地方不多,采用L 型匹配網(wǎng)絡(luò)比P型網(wǎng)絡(luò)結(jié)構(gòu)能夠提高15%左右的利用效率。

  本文通過研究腔室寄生電抗對(duì)功率損耗的影響,對(duì)腔室結(jié)構(gòu)進(jìn)行優(yōu)化設(shè)計(jì),降低寄生電抗,提高了系統(tǒng)能量效率。

1、實(shí)驗(yàn)方法

  PECVD 系統(tǒng)中,射頻或甚高頻電源的輸出功率通過同軸電纜傳輸?shù)狡ヅ淦鞯妮斎攵,匹配器調(diào)整腔室的阻抗ZM 使之與功率源的阻抗Zg 匹配,互為共軛,即ZM = Z*g ,方利于最大功率傳輸至腔室中。而匹配器的輸出端與腔室通過一段較短的同軸電纜連接。其中電源的內(nèi)阻Zg 以及上述兩段同軸電纜的特征阻抗ZT1、ZT2均為50歐,匹配器采用# 型匹配網(wǎng)絡(luò),三個(gè)元件值都是可調(diào)的。等離子體的等效電抗Zp,腔體的寄生阻抗Zs。忽略同軸電纜的損耗,則電源的輸出功率P i 等于匹配器的輸入功率,應(yīng)為匹配器的損耗PM 與匹配器的輸出功率Po 之和,

Pi= PM+ Po (1)

  而Po為輝光放電等離子體的消耗功率PGD以及腔室寄生電抗的消耗功率Ps之和,即

Po= PGD+ Ps (2)

高速微晶硅薄膜沉積功率利用效率的測量與優(yōu)化

  為了更加準(zhǔn)確的測量獲得等離子體實(shí)際消耗的耦合功率,同時(shí)采用了功率計(jì)以及V-I 探針分別在射頻電源輸出端口A、匹配器輸入端口B 及匹配器輸出端口C 進(jìn)行測量。測量之前,先將匹配器的位置進(jìn)行調(diào)整,使匹配器輸入端口B 處測量到的反射系數(shù)最小(小于1.5) ,在此后多次的測量中,匹配器的各元件位置保持不變,同時(shí)調(diào)整功率源使其輸出功率與反射功率不變。在分別測得A、B 及C 端口的功率后,即可計(jì)算出同軸電纜、匹配器的功率損耗。為了方便的測量系列工藝條件下輝光放電等離子體消耗的功率,對(duì)Godyak提出的一定條件下的放電消耗功率的測量方法進(jìn)行了改進(jìn),具體如下:

  (1) 在保證系統(tǒng)不會(huì)發(fā)生放電的條件( 可使腔室中保持超高真空或大氣壓狀態(tài)) 下測量電極電壓Vo與射頻功率Ps,并繪制電壓-功率曲線,稱為基準(zhǔn)功率曲線;

  (2) 在目標(biāo)工藝條件下測量輝光放電時(shí)的電極電壓以及此時(shí)的功率消耗P0,此時(shí)在基準(zhǔn)功率曲線中找到對(duì)應(yīng)電壓的功率值,與之相減,得到輝光放電的消耗功率PGD。

  在上述測量過程中,應(yīng)保證包括電極間距在內(nèi)的系統(tǒng)硬件配置的一致性,當(dāng)系統(tǒng)配置有所變化時(shí),必須重新測量基準(zhǔn)功率消耗曲線。而且應(yīng)當(dāng)注意,此處不能使用功率計(jì)測量。因?yàn)楣β视?jì)測量功率的原理要求負(fù)載應(yīng)滿足50歐特征阻抗的條件,否則將導(dǎo)致較大誤差,而對(duì)于大多數(shù)的真空腔室很難滿足上述條件。同時(shí)嚴(yán)格來說應(yīng)當(dāng)測量包括所有諧波的功率,但是二次及其以上的諧波分量消耗的功率比較小,使用V-I 探針測量時(shí)將其忽略不計(jì),由此可能產(chǎn)生10% ~ 20%的誤差。

結(jié)論

  小面積PECVD 設(shè)備中,功率利用率比較低,因?yàn)榍皇壹纳娍挂鸬钠ヅ淦麟娏鬏^大,造成了較大比例的功率消耗在匹配器中,這部分功率可超過70%以上。通過改善寄生電抗的分布情況,可以提高功率利用率達(dá)到60% 以上。功率的利用率與電極電壓有關(guān),隨著電極電壓的提高將達(dá)到最大值,并趨于飽和。